ＳＫハイニックスが台湾ＴＳＭＣと提携し、第６世代高帯域幅メモリ（ＨＢＭ４）を共同開発することが分かった。次世代ＨＢＭで競合するサムスン電子や米マイクロンとの間で技術競争がより激しくなる見通しだ。
ＳＫハイニックスは１９日、台湾ＴＳＭＣと協力してＨＢＭ４を開発し、２０２６年に量産する計画を明らかにした。両社は最近、台湾・台北で技術協力のための了解覚書を締結し、２０２６年量産予定のＨＢＭ４（第６世代ＨＢＭ）を開発する計画だ。
ＳＫハイニックスは、「ＡＩメモリのグローバルリーダーである当社は、ファウンドリ１位企業であるＴＳＭＣと力を合わせて、もう一つのＨＢＭ技術革新を導き出す」とし、「顧客－ファウンドリ－メモリにつながる３者間の技術協力を基に、メモリ性能の限界を突破する」と強調した。
両社はまず、ＨＢＭパッケージ内の最下段に搭載されるベースダイ（Ｂａｓｅ Ｄｉｅ）の性能改善に取り組む。ＨＢＭは、ベース・ダイの上にＤＲＡＭ単品チップであるコア・ダイ（Ｃｏｒｅ Ｄｉｅ）を積み上げた後、これをＴＳＶ＊技術で垂直に接続して作られる。ベース・ダイはＧＰＵと接続され、ＨＢＭを制御する役割を果たす。
＊ ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）： ＤＲＡＭチップに数千個の微細な穴を開け、上層と下層のチップの穴を垂直に貫通する電極で接続する相互接続技術のこと。
ＳＫハイニックスは５世代であるＨＢＭ３Ｅまでは独自のプロセスでベース・ダイを製造していたが、ＨＢＭ４からはロジック（Ｌｏｇｉｃ）先端プロセスを活用する計画だ。このダイを生産するために超微細工程を適用すれば、様々な機能を追加することができるからだ。同社はこれを通じ、性能や電力効率など、顧客の幅広いニーズに合致するカスタマイズされた（Ｃｕｓｔｏｍｉｚｅｄ）ＨＢＭを生産する計画だ。
これとともに、両社は、ＳＫハイニックスのＨＢＭとＴＳＭＣのＣｏＷｏＳ®＊技術の結合を最適化するために協力し、ＨＢＭ関連顧客の要請に共同対応することにした。
＊ ＣｏＷｏＳ（Ｃｈｉｐ ｏｎ Ｗａｆｅｒ ｏｎ Ｓｕｂｓｔｒａｔｅ）： ＴＳＭＣが特許権を有する独自のプロセスで、インターポーザー（Ｉｎｔｅｒｐｏｓｅｒ）と呼ばれる特殊基板の上にロジックチップであるＧＰＵ／ｘＰＵとＨＢＭを載せて接続するパッケージング方式。水平（２Ｄ）基板の上にロジックチップと垂直積層（３Ｄ）されたＨＢＭが一つに結合する形なので、２．５Ｄパッケージングとも呼ばれる。
ＳＫハイニックスのキム・ジュソン社長（ＡＩインフラ担当）は、「ＴＳＭＣとの協業を通じて最高性能のＨＢＭ４を開発することはもちろん、グローバル顧客とのオープン型協業（Ｏｐｅｎ ｃｏｌｌａｂｏｒａｔｉｏｎ）にもスピードアップする」とし、「今後、当社は顧客カスタマイズメモリプラットフォーム（Ｃｕｓｔｏｍ Ｍｅｍｏｒｙ Ｐｌａｔｆｏｒｍ）の競争力を高め、＇トータル（Ｔｏｔａｌ） ＡＩメモリプロバイダー（Ｐｒｏｖｉｄｅｒ）＇の地位を確固たるものにする」と述べた。
ＴＳＭＣのケビン・チャン（Ｋｅｖｉｎ Ｚｈａｎｇ， 张晓强）シニアバイスプレジデント（Ｂｕｓｉｎｅｓｓ Ｄｅｖｅｌｏｐｍｅｎｔ ａｎｄ Ｏｖｅｒｓｅａｓ Ｏｐｅｒａｔｉｏｎｓ Ｏｆｆｉｃｅ担当、共同副最高運営責任者（Ｄｅｐｕｔｙ Ｃｏ－ＣＯＯ）は、「ＴＳＭＣとＳＫハイニックスは長年にわたり堅固なパートナーシップを維持し、最先端のロジックチップとＨＢＭを組み合わせた世界最高のＡＩソリューションを市場に供給してきた」とし、「ＨＢＭ４でも両社は緊密に協力し、顧客のＡＩ基盤の革新の鍵となる最高の統合製品を提供する」と述べた。
